XpressSWITCH for USB4

用于USB4集线器,主机和设备的PCIe交换解决方案

用于USB4®的XpressSWITCH™是用于PCI Express(PCIe)的可定制嵌入式交换机,用于在USB4设备中实现,是一款完全可配置的扇出型交换机,XpressSWITCH for USB4提供一个上行端口和多达31个下行端口。 用于USB4的XpressSWITCH使设计人员能够按照USB4规范的要求在USB4集线器中支持PCIe数据流的隧道传输,并且还是USB4设备或主控用于连接内部或外部PCIe设备的理想方式。 通过实现内部PCIe设备,设计人员可以在降低延时和功耗的同时差异化其USB4 芯片产品。 用于USB4的XpressSWITCH为USB4集线器、主控和设备提供了灵活,可扩展和可配置的PCIe交换解决方案。

PLDA在PHY集成方面无与伦比的专业知识意味着客户可以放心地选择最适合其要求的PHY IP。 PLDA提供的用于USB4控制器IP的XpressSWITCH已集成验证并经过硅验证,从PCIe 1.1到5.0的各种PHY IP,工艺节点可到7nm,支持来自我们PHY生态系统合作伙伴的PHY IP。

更多信息请联系我们

PCI Express(PCIe)是一个复杂协议,PLDA认识到有的客户可能并不总是拥有内部专业知识,资源或满足其开发计划所需的工程时间。 因此我们的高级设计集成(ADI)团队通过在以下领域提供专家服务来帮助这些客户缩短开发周期:

-与商用和自研PCIe PHY IP集成
-开发并验证客制化的PCIe PCS层
-客制化PCIe IP以添加客户专有功能
-生成客制的参考设计
-生成客制的验证环境
-更多有关我们ADI团队及其服务的信息,请查看我们的Integration Services页面

  • Xilinx UltraScale +系列:每个端口上最高可支持PCIe Gen4 x8
  • Intel 10系列(Arria,Stratix):每个端口上最高可支持PCIe Gen4 x8
  • 可根据要求支持上一代器件(例如,英特尔PSG [Altera] V系列,Xilinx 7系列)

    我们正在与Intel和Xilinx积极合作,在最新的FPGA上以提供速度为32GT / s的 PCIe 5.0完整解决方案。

PCI Express接口(上行和下行端口)

  • 设计符合USB4规范V1.0
  • 遵循PCIe 1.0协议,但可以任何兼容的速度运行
  • 1个上行端口,最多31个下行端口
  • 支持PCIe Base Revision 5.0,向下兼容至3.1
  • 支持PCIe(PIPE)5.x的PHY接口
  • 单虚拟通道(VC)实现
  • 8位,16位,32位,64位可配置PIPE接口
  • 接收和重播缓冲区大小可配
  • 每个端口均支持高级错误报告(AER)
  • ECRC生成和检查
  • 根据集线器的USB4规范要求启用了LTR,ACS,FPB,PTM,热插拔
  • 支持通道逆转
  • 交换机上行端口支持多种物理功能
  • 支持数据流中处理
  • ASPM L1,L2
  • 时钟和电源门控
  • 下行端口之间的点对点通信


切换逻辑

  • PCIe TLP路由:配置,内存写/读,I / O和消息包
  • L1和唤醒事件转发
  • 下行端口之间的点对点交易支持
  • 支持广播和多播
  • 支持下游端口遏制(DPC和eDPC)
  • Round-Robin仲裁
  • 无数据包缓冲(直通架构)以减少时延
  • 内置的高级数据保护,包括ECRC,LCRC,ECC和奇偶校验
  • 测试端口可用于开关逻辑监控
  • 支持跨时钟域,可在交换逻辑中支持用户指定的频率

  • 完全透明的设计消除了对主机配置和管理软件的需求
  • 内置对PIPE嵌入式端点(包括64位PIPE)的支持,有效降低BoM成本,延时和功耗
  • 同一套RTL代码可同时支持ASIC和FPGA实现,FPGA上每个端口最高可支持x8 Gen4(或x16 Gen3)
  • 市面上最低延时切换逻辑(2个时钟周期)
  • 架构允许插入自定义处理流(即过滤,加密等)
  • 唯一支持热插拔的解决方案

适用于USB4控制器IP的XpressSWITCH已集成并使用商业和自研的VIP及测试套件进行了全面验证。 PLDA广泛使用FPGA进行硬件验证,并开发了工具和软件来帮助进行系统级验证。

我们严格的验证和确认过程可让客户专注于其应用程序的核心竞争力构建。

IP文件

  • Verilog RTL源代码
  • 功能仿真库
  • 配置助手GUI(向导)
  • 验证环境


技术文档

参考设计

  • 可综合的Verilog RTL源代码
  • 仿真环境和测试脚本
  • 综合工程和约束文件