XpressPCS PCS IP for PCIe 5.0

PHY / PCS物理编码子层逻辑模块IP内核,支持符合PIPE 5.2和4.4.1规范的PCIe 5.0、4.0、3.1 PHY / PMA

用于PCIe 5.0的XpressPCSTM是一个逻辑设计IP内核,实现PCI5.0规范的物理编码部分。XpressPCS开放了符合PIPE规范的用户接口界面,允许连接到任何符合PIPE 5.2和PIPE 4.4.1的PCIe PHY/MAC。它还向PHY / PMA子模块开放了收发接口,以及用于均衡和通道余量功能的消息传递接口。 全面的PHY / PMA接口是与PCIe SerDes开发人员多年合作磨合的成果, 可以确保XpressPCS IP与任何SerDes PMA实现集成使用。 功能齐全并经过硅验证的符合PIPE规范的XpressPCS是PHY IP供应商和客户自研SerDes PHY时用来搭配其SerDes PMA的理想解决方案。

XpressPCS常被缺少专门的知识、时间和工程资源来为其购买的PMA开发、验证、确认完整的PCS数字模块的用户广泛采用。
XpressPCS也常被PHY IP供应商广泛采用, 他们是模拟设计方面的专家,但缺乏数字设计方面的专门知识,需要验证好的PCS IP来完善其SerDes PMA产品
XpressPCS还常被自研PMA的客户采用,他们可能拥有数字设计专业知识,但常缺乏时间或资源,因此寻求外购经过验证的PCS IP来缩短产品上市时间

符合PIPE 5.2规范, 具有低引脚数接口
符合PIPE 4.4.1规范
静态可选PIPE 5.2或PIPE 4.4.1接口
通过实例化多个XpressPCS支持多通道SerDes PMA设计
支持8、16、32和64位(可选128位)的PIPE接口位宽
支持从62.5Mhz到2Ghz的PIPE接口时钟
提供低功耗状态控制接口
消息总线,用于均衡和信道余量初始化
具有边带信令的Tx / Rx PMA接口
固定的PMA数据符号位宽

XpressPCS是PLDA的PHY集成测试环境的一部分,该环境广泛用于诸多公司的PHY SerDes PMA的互操作性测试。

XpressPCS已在许多过程节点上硅验证。

IP Verilog RTL源代码
仿真环境
测试向量
PHY测试套件
综合脚本(Synopsys DC)

文档
XpressPCS参考手册
PHY测试套件参考手册

View All

Related Resources