Gen-Z 1.0 控制器IP

Gen-Z控制器IP符合Gen-Z核1.0规范和PHY1.0规范

PLDA Gen-Z控制器IP核是一个高度可伸缩和可配置的半导体IP核,符合Gen-Z Core规范1.0和Gen-Z PHY规范1.0,同时适用于组件端和主机端实现。控制器集成了多个请求程序、多个响应程序和多个链接接口(Zlink),这些接口通过开关互连连接在一起。在用户界面层,Gen-Z控制器IP提供了一个低延迟、可变宽度的AMBA 3/4 AXI接口。Gen-Z控制器可以选择性地配置为实现PLDA vDMA多通道DMA引擎以及支持复杂地址转换和内存管理的ZMMU。在PHY 层面,PLDA正在与我们的PHY合作伙伴合作,为客户提供一个完整的、预集成的和经过验证的接口Gen-Z解决方案,用于各种工艺节点和fabs以及领先的FPGA设备上。

我们正积极与我们的PHY生态系统合作伙伴合作,在各种工艺节点和各种fab,以及英特尔PSG和Xilinx的领先FPGAs上提供集成和验证的Gen-Z controller + PHY解决方案

我们的规划包括支持16 GT/s和32 GT/s的PCIe PHY系统和25 GT/s、56 GT/s和112 GT/s的IEEE 802.3 PHY系统.

我们在PHY集成方面无与伦比的专业知识意味着客户可以自信地选择最适合他们需求的PHY IP。

 

Gen-Z控制器IP集成并使用多种验证环境进行彻底验证,以确保可靠。我们使用了Avery Gen-Z VIP、HPE Gen-Z测试台和测试套件,以及plda开发的验证环境来实现最佳覆盖。

我们严格的认证流程确保客户能够自信地专注于他们应用的IP核。

  • 多达16个请求程序
  • 多达16个反应程序
  • 多达64个支持聚合的链接接口
  • 可配置的AMBA用户界面数据路径:64位到1024位
  • 每个接口具有独立时钟域
  • 带内和带外配置和管理
  • 显性(64核, Control, Atomic 1, LDM1)隐性( P2P 64)Opclasses
  • 多达32个虚拟通道与VC重新映射和多达32个VC动作
  • 多达16个通信量等级
  • 每个系统多达4096个子网
  • 多点广播
  • 多路径路由与LPRT, SSDT和RIT路由表
  • 支持多子网与MPRT和MSDT路由表
  • 链路级别的可靠性
  • 非幂等性要求
  • 包数据完整性
  • 中断,热插拔,电源管理支持
  • 可配置的PLA接口数据路径:32位到4096位
  • 不对称的Rx/Tx数据路径支持