Deep Learning SoC for AI training acceleration

概述

深度学习处理单元SoC是人工智能训练系统的构建模块,旨在将基于GPU的神经网络训练速度提升1000倍。 该芯片采用TSMC 16nm FinFET工艺制造。

PLDA内部

芯片使用PLDA XpressRICH-AXI PCIe 3.1控制器IP,作为主机CPU子系统的PCIe接口。IP核配置为Gen3 x 16 端点接口。IP的可配置AXI接口允许与SoC的AXI4结构无缝连接。

为何选择PLDA?

选择PLDA IP是因为以下因素:

  • 内置DMA的AXI互联,允许AXI到AXI的传输;
  • 严格遵守AMBA AXI排序规则,避免死锁;
  • 在AXI接口上实现的总体性能;
  • 与所选PHY IP的成熟集成(PHY合作伙伴为Analog Bits);